

明 細 書

広帯域変調 PLL、広帯域変調 PLL のタイミング誤差補正システム、変調タイミング誤差補正方法および広帯域変調 PLL を備えた無線通信装置の調整方法

5

<技術分野>

本発明は、広帯域変調 PLL、広帯域変調 PLL のタイミング誤差補正システム、タイミング補正方法、および広帯域変調 PLL を備えた無線通信装置の調整方法に関するものである。

10

<背景技術>

PLL 変調は、一般に低コスト、低消費電力、良好なノイズ特性と変調精度が求められる。PLL で変調をかける場合、変調精度を良くするためには変調信号の周波数帯域（変調帯域）幅よりも PLL の周波数帯域（PLL 帯域）幅を広く

15

することが望ましい。しかしながら、PLL 帯域幅を広くすると、ノイズ特性の劣化を招く。そこで、PLL 帯域幅を変調帯域幅よりも狭く設定し、PLL 帯域内の変調と PLL 帯域外の変調を異なる 2 箇所で行う 2 点変調という技術が考案された（例えば、特許文献 1 参照）。

20

図 10 は、従来の広帯域変調 PLL を示す概略構成図である。図 10 に示すように、従来の広帯域変調 PLL は、制御電圧端子 (V_t) に入力される電圧に応じて発振周波数が変化する電圧制御発振器（以下、VCO）1 と、VCO 1 から出力される RF 変調信号の周波数を分周する分周器 2 と、分周器 2 の出力信号と基準信号の位相を比較して位相差に応じた信号を出力する位相比較器 3 と、位相比較器の出力信号を平均化するループフィルタ 4 とを含む PLL に、変調データに基づいて変調信号を出力する変調感度テーブル 7 と、制御部 6 からの利得制御信号に応じて利得を調整しつつ変調感度テーブル 7 の出力信号をアナログ電圧に変換する D/A 変換器 10 と、変調感度テーブル 7 の出力信号とチャネル選択情報を加算した信号にデルタシグマ変調をかけ分周比として分周器 2 へ出力するデル

25

タシグマ変調器 9 と、制御端子 V_t への入力電圧値をディジタル値に変換して制御部 6 に出力する A/D 変換器 11 とを備えている。

この 2 点変調は、一般的に 2 点間のタイミングが一致していなければならず、2 点間でタイミング差が生じると EVM (Error Vector Magnitude) 等の変調精度が劣化するという事情があった。この 2 点間のタイミングがない状態では EVM は 0 となるが、ずれ (2 点間の遅延時間) が大きいほど、EVM が大きくなる (劣化する)。

しかしながら、上記従来の周波数シンセサイザにあつては、このタイミング調整をどのようにして行うかという具体的方法に関しては記載されていないため、適切なタイミングの設定が困難であるという事情があった。

(特許文献 1) 米国特許 6, 211, 747 号明細書

本発明は、上記従来の事情に鑑みてなされたものであつて、変調精度が向上した広帯域変調 PLL、広帯域変調 PLL のタイミング誤差補正システム、タイミング誤差補正方法および広帯域変調 PLL を備えた無線通信装置の調整方法を提供することを目的とする。

<発明の開示>

本発明の広帯域変調 PLL は、電圧制御発振器と、前記電圧制御発振器の出力信号を分周する分周器と、前記分周器の出力と基準信号とを比較する位相比較器と、前記位相比較器の出力を平均化するループフィルタとを含む PLL 部と、入力された変調データに基づき、前記 PLL 部の第 1 の位置に第 1 の変調信号を入力する第 1 の変調入力部と、前記変調データに基づき、前記 PLL 部の前記第 1 の位置とは異なる第 2 の位置に第 2 の変調信号を入力する第 2 の変調入力部と、を備え、前記 PLL 部の第 1 の位置に入力された前記第 1 の変調信号は、前記第 2 の位置において、前記第 2 の変調信号と加算され、前記第 1 の変調信号と前記第 2 の変調信号との変調タイミングを調整するための変調タイミング調整時には、前記第 1 および前記第 2 の変調入力部のいずれか一方は前記変調データの位相を逆位相にして前記 PLL 部に前記変調信号を入力するものである。

また、本発明の広帯域変調 PLL は、前記第 1 の変調部および前記第 2 の変調部のいずれか一方は、前記変調データの位相を逆位相にするインバータを有する。

また、本発明の広帯域変調 PLL は、前記第 1 の変調部および前記第 2 の変調部の少なくとも一方は、前記変調信号の出力タイミングを調整する遅延回路を有する。

また、本発明の広帯域変調 PLL は、前記第 1 の変調入力部は、前記第 1 の変調信号として前記分周器の分周比を生成して前記分周器に出力し、前記第 2 の変調入力部は前記電圧制御発振器の入力側に第 2 の変調信号を出力するものである。

また、本発明の広帯域変調 PLL は、前記第 1 の変調信号と前記第 2 の変調信号との変調タイミングを調整するための変調タイミング制御信号を生成するタイミング制御部を更に備える。

また、本発明の広帯域変調 PLL は、前記タイミング制御部は、前記電圧制御発振器の入力信号に基づいて前記変調タイミング制御信号を生成するものである。

また、本発明の広帯域変調 PLL は、前記タイミング制御部は、前記電圧制御発振器の出力信号に基づいて、前記変調タイミング制御信号を生成するものである。

また、本発明の広帯域変調 PLL は、前記 PLL 部の出力信号を復調して振幅値を算出する測定器と、前記測定部が求めた振幅値に基づいてタイミング誤差を算出する演算部と、前記タイミング誤差に基づいて求められる前記第 1 の変調入力部および前記第 2 の変調入力部の少なくとも一方のタイミングを制御するタイミング設定値を記憶する記憶部と、を更に備え、前記第 1 の変調入力部および前記第 2 の変調入力部は、前記記憶部に設定された設定値に基づいて前記変調タイミングを制御するものである。

この構成により、PLL において異なる 2 点に、互いに逆位相の信号を入力してタイミング誤差を検出し、この誤差を補正するようにタイミングを設定することで、変調精度を向上させることができる。

また、本発明は、前記広帯域変調 PLL を備えた変調システムを提供するものである。

この構成により、変調精度が向上した変調システムを提供することができる。

また、本発明は、広帯域変調PLLを備えた無線通信装置を提供するものである。

この構成により、変調精度が向上した無線通信装置を提供することができる。

本発明の広帯域変調PLLのタイミング補正システムは、前記広帯域変調PLL

- 5 Lと、前記広帯域変調PLLの出力信号を復調して振幅値を算出する測定部と、を備え、前記広帯域変調PLLは、前記測定部が求めた振幅値に基づいて前記第1の変調信号と前記第2の変調信号とのタイミング誤差を算出する演算部と、前記タイミング誤差に基づいて求められる前記第1の変調入力部および前記第2の変調入力部の少なくとも一方の変調タイミングを制御するタイミング設定値を記憶する記憶部と、を有する。

この構成により、小型、低コストで変調精度が良好な広帯域変調PLLを提供することができる。

- また、本発明の広帯域変調PLLのタイミング補正システムは、広帯域変調PLLと、前記広帯域変調PLLの出力信号を復調して、変調精度を示す値を検出する測定部と、前記PLL部の出力信号を復調して振幅値を算出する測定器と、を備え、前記広帯域変調PLLは、電圧制御発振器と、前記電圧制御発振器の出力信号を分周する分周器と、前記分周器の出力と基準信号とを比較する位相比較器と、前記位相比較器の出力を平均化するループフィルタとを含むPLL部と、入力された変調データに基づき、前記PLL部の第1の位置に第1の変調信号を入力する第1の変調入力部と、前記変調データに基づき、前記PLL部の前記第1の位置とは異なる第2の位置に第2の変調信号を入力する第2の変調入力部と、前記測定器が求めた振幅値に基づいてタイミング誤差を算出する演算部と、前記タイミング誤差に基づいて求められる前記第1の変調入力部および前記第2の変調入力部の少なくとも一方の出力時間を制御して変調タイミングを調整するタイミング設定値を記憶する記憶部と、を有し、前記第1の変調入力部および前記第2の変調入力部は、前記記憶部に設定された前期タイミング設定値に基づいてタイミング誤差が補正されるように制御されるものである。

この構成により、小型、低コストで変調精度が良好な広帯域変調PLLを提供することができる。

本発明のタイミング誤差補正方法は、広帯域変調PLLにおけるタイミング誤差補正方法であって、PLLの異なる2点に対して、互いに逆位相の変調データを入力するステップと、前記変調データに基づいた変調信号を加算するステップと、前記加算された変調信号に基づいて、各々の前記変調信号間のタイミング誤差を検出するステップと、前記検出されたタイミング誤差に基づいて前記PLLに入力する2点変調のうち少なくとも一方の出力タイミングを補正するステップと、を備える。

この方法により、PLLにおいて異なる2点に、互いに逆位相の信号を入力してタイミング誤差を検出し、この誤差を補正するようにタイミングを設定することで、変調精度を向上させることができる。

本発明の無線通信装置の調整方法は、PLLの異なる2点に変調を加える広帯域変調PLLを備えた無線通信装置の変調タイミング調整方法であって、前記広帯域変調PLLの変調タイミングを設定するステップを備え、前記変調タイミング設定ステップは、PLLの異なる2点に対して、互いに逆位相の変調データを入力するステップと、前記変調データに基づいて前記広帯域変調PLLの変調信号を出力するステップと、前記広帯域変調PLLの変調信号を復調して振幅値を求めるステップと、前記振幅値に基づいて、各々の前記変調信号間のタイミング誤差を検出して、前記広帯域変調PLLに設けられた記憶部にタイミング設定値を設定するステップと、前記設定されたタイミング設定値に基づいて、前記PLLに入力する2点変調のうち少なくとも一方のタイミングを補正するステップと、を有する。

この方法により、小型、低コストで変調精度が良好な無線通信装置を提供することができる。

また、本発明の無線通信装置の調整方法は、PLLの異なる2点に変調を加える広帯域変調PLLを備えた無線通信装置の調整方法であって、前記広帯域変調PLLの変調タイミングを設定するステップを備え、前記変調タイミング設定ステップは、PLLの異なる2点に対して変調データを入力するステップと、前記変調データに基づいて前記広帯域変調PLLの変調信号を出力するステップと、前記広帯域変調PLLの変調信号を復調して変調度を示す値を検出するステップ

と、前記変調精度を示す値に基づいて、各々の前記変調信号間のタイミング誤差を検出して、前記広帯域変調 PLL に設けられた記憶部にタイミング設定値を設定するステップと、前記設定されたタイミング設定値に基づいて、前記 PLL に入力する 2 点変調のうち少なくとも一方のタイミングを補正するステップと、を有する。

この方法により、小型、低コストで変調精度が良好な無線通信装置を提供することができる。

本発明によれば、変調精度が向上した広帯域変調 PLL、広帯域変調 PLL のタイミング誤差補正システム、タイミング誤差補正方法および広帯域変調 PLL を備えた無線通信装置の調整方法を提供することができる。

<図面の簡単な説明>

図 1 は、本発明の第 1 の実施形態を説明するための広帯域変調 PLL を示す概略構成図である。

図 2 は、フィルタ 106 の出力信号 131、ループフィルタ 103 の出力信号 132 および加算器 133 の出力信号 133 の波形を示す図である。

図 3 は、フィルタ 106 の出力信号 131、ループフィルタ 103 の出力信号 132 および加算器 133 の出力信号 133 の波形を示す図である。

図 4 は、PLL の伝達関数を示す図である。

図 5 は、フィルタ 106 の出力信号 131、ループフィルタ 103 の出力信号 132 および加算器 133 の出力信号 133 の波形を示す図である。

図 6 は、周波数 f_0 および f_1 における出力信号 133 の電圧 V が最小となる時間 t を示す図である。

図 7 は、本発明の第 2 の実施形態を説明するための広帯域変調 PLL を示す概略構成図である。

図 8 は、本発明の第 3 の実施形態を説明するための広帯域変調 PLL を示す概略構成図である。

図 9 は、本発明の第 4 の実施形態を説明するための広帯域変調 PLL を示す概略構成図である。

図10は、従来の広帯域変調PLLを示す概略構成図である。

なお、図中の符号101はVCO、102は分周器、103は位相比較器、104はループフィルタ、105は加算器、106はフィルタ、107は分周比生成部、108はA/D変換器、109はD/A変換器、110は遅延制御部、111、112は遅延回路、113はインバータ、114は入力手段、115はスイッチ、701は復調器、801、901は測定器、802、902はCPU、803、903はメモリ、811、911は復調部、812は算出部、912は検出部である。

10 <発明を実施するための最良の形態>

(第1の実施形態)

図1は、本発明の第1の実施形態を説明するための広帯域変調PLLを示す概略構成図である。図1に示すように、第1の実施形態の広帯域変調PLLは、制御電圧端子に入力される電圧に応じて発振周波数が増減する電圧制御発振器（以下、VCO）101と、VCO101から出力されるRF変調信号124の周波数を分周する分周器105と、分周器105の出力信号と基準信号123の位相を比較して位相差に応じた信号を出力する位相比較器104と、位相比較器104の出力信号を平均化するループフィルタ103とを有するPLLを備える。

さらに、第1の実施形態の広帯域変調PLLは、位相変調データ121を入力する入力手段114と、入力手段114から入力された位相変調データ121の位相を反転するインバータ113と、位相変調データ121またはインバータの出力（反転された位相変調データ）の出力時間を制御する遅延回路111と、インバータ113の出力と位相変調データ121とのいずれか一方を遅延回路111に接続するスイッチ115と、遅延回路111の出力およびキャリア周波数データ122に基づいて分周器105に対して分周比を出力する分周比生成部107とを備える。

また、第1の実施形態の広帯域変調PLLは、入力手段114のもう一方の入力先である位相変調データ121の出力時間を制御する遅延回路112と、遅延回路112の出力をアナログ信号に変換するD/A変換器109と、D/A変換

器 109 の出力に対して高調波成分を落とすためのフィルタ 106 と、ループフィルタ 103 の出力およびフィルタ 106 の出力を加算する加算器 102 と、加算器 102 のアナログ出力をディジタル信号に変換する A/D 変換器 108 と、2 つの遅延回路 111、112 を制御する遅延制御部 110 を備える。

5 次に、本実施形態の広帯域変調 PLL の通常の変調動作について説明する。通常動作時は、スイッチ 115 は端子 a を選択するように切換えられ、位相変調データ 121 は遅延器 111 に入力される。遅延器 111 では所定の出力時間調整を行い、分周比生成部で分周器 105 に対する分周比を生成して、PLL に対して変調をかける。この変調は PLL 帯域以内であることが好ましい。

10 また、入力手段 114 からの位相変調データ 121 は、遅延回路 112 にも入力される。遅延回路 112 は、入力された位相変調データ 121 に対して所定の時間調整し、出力し、D/A 変換器 109、フィルタ 106 を介して加算器 102 に出力することで、VCO 101 の入力信号に対して変調をかけることができる。この変調は PLL 帯域外であることが好ましい。

15 このようにして、分周器 105 の分周比と VCO 101 の制御電圧を制御して変調をかける、すなわち、2 点で変調をかけることで、広帯域変調が可能となる。

次に、本実施形態の広帯域変調 PLL の、タイミング誤差補正動作について説明する。タイミング誤差補正動作時は、スイッチ 115 が端子 b を選択するように切換えられ、位相変調データ 121 はインバータ 113 を介して遅延回路 111
20 1 に入力される。したがって、遅延回路 111 に入力される位相変調データの位相は、位相変調データ 121 と逆位相となる。位相変調データ 121 は、インバータ 113、遅延回路 111、分周比生成部 107、分周器 105、位相比較器 104 を介して、ループフィルタ 103 から出力信号 132 として出力される。

一方、位相変調データ 121 は、遅延回路 112 にも入力され、D/A 変換器
25 109 を介してフィルタ 106 から出力信号 131 として出力される。加算器 102 は、フィルタ 106 の出力信号 131 とループフィルタ 103 の出力信号 132 とを加算して、加算器 102 の出力信号 133 を出力する。

A/D 変換器 108 は、加算器 102 の出力信号 133 をディジタル信号に変換して、遅延制御部 110 に入力する。遅延制御部 110 は、ディジタル変換さ

れた加算器 102 の出力信号 133 に基づいて、出力信号 131 と出力信号 132 のタイミングができるだけ一致するように、遅延回路 111 および遅延回路 112 を制御する。

次に、タイミング誤差検出・補正方法の一例を説明する。図 2、図 3 は、フィルタ 106 の出力信号 131、ループフィルタ 103 の出力信号 132 および加算器 133 の出力信号 133 の波形を示す図である。

まず、入力手段 121 からの位相変調データを正弦波に設定する。遅延回路 112 の前段にはインバータ 113 が接続されているので、遅延回路 111 に入力される信号の位相と、遅延回路 112 に入力される信号の位相は、互いに逆位相となる。すなわち、遅延回路 112、D/A 変換器 109 およびフィルタ 106 を介して出力される出力信号 131 と、遅延回路 111、分周比生成部 107、分周器 105、位相比較器 104 およびループフィルタ 103 を経由して出力される出力信号 132 とは互いに逆位相となる。したがって、出力信号 131 と出力信号 132 とのタイミングが合致している場合は、図 2 に示すように、加算器 102 で加算された信号 133 は 0 となる。

しかしながら、ループフィルタ 103 等のバラツキ等に起因して出力信号 131 と出力信号 132 とのタイミングがずれてしまう場合、図 2 に示すように、加算器 102 の出力信号 133 が正弦波の特性を示す。この出力信号 133 の振幅は、出力信号 131 と出力信号 132 とのタイミング誤差が大きいほど増大する。

したがって、加算器 102 の出力信号 133 を検出することで、出力信号 131 と出力信号 132 とのタイミング誤差を求めることができる。A/D 変換器 108 は、この出力信号 133 をデジタル変換し、遅延制御部 110 は、A/D 変換器 108 の出力のデジタル信号から振幅情報を算出し、その結果に基づいて遅延回路 111 および遅延回路 112 に制御信号を出力する。遅延制御部 110 は、この制御信号を、加算器 102 の出力信号 133 の振幅が減少するように生成することにより、2 点変調におけるタイミング誤差を補正することができる。

ここで、図 4 は、PLL の伝達関数を示す図である。分周器 305 にかけられる変調信号は、図 4 の伝達関数 $H(s)$ で示されるように低域通過フィルタがか

けられる。また、VCO101にかけられる変調信号は、図4の伝達関数 $1-H(s)$ で示されるように高域通過フィルタがかけられる。

入力される位相変調データ121として、伝達関数 $H(s)$ と $1-H(s)$ の交わるときの周波数 f_0 における正弦波を選択することができれば、2点変調の
5 タイミングが合致している場合、図2に示すように、出力信号133の値を0にすることができる。しかしながら、ループフィルタ103等のバラツキ等によって、周波数 f_0 を選択することが困難であり、実際には、図4に示す周波数 f_1 のように、周波数 f_0 とずれた周波数の正弦波が入力されることになる。

したがって、それぞれの変調入力に対する利得に差が生じるため、図5に示す
10 ように、出力信号131および出力信号132のタイミングが合致している場合でも、出力信号133の振幅は0にはならない。しかしながら、このような場合においても、前述したように、出力信号131および出力信号132のタイミングがずれるにしたがって、出力信号133の振幅は大きくなる。したがって、遅延補正部110は、図6に示すように、出力信号133の電圧 V が最小となる時
15 間 t を求め、遅延回路111および112に対する制御信号を生成することで、タイミング誤差を補正することができる。

なお、タイミング誤差検出時に入力される位相変調データは、正弦波に限らず、任意の波形を用いることができる。狭帯域の位相変調データであればより好ましい。また、遅延回路は、分周器105に変調を加える側またはVCO101に変
20 調を加える側の両方に設けられているが、遅延回路はそのいずれか一方だけに設けられてもよい。この場合、遅延回路が設けられていない方のタイミングが固定されるため、遅延回路の設けられた方のタイミングを制御することで、タイミング誤差を補正することができる。さらに、インバータ115は、分周器105に変調を加える側に設けられる代わりに、VCO101に変調を加える側に設けら
25 れてもよい。

このような第1の実施形態の広帯域変調PLLによれば、PLLにおいて異なる2点に、互いに逆位相の信号を入力してタイミング誤差を検出し、この誤差を補正するようにタイミングを設定することで、変調精度を向上させることができる。また、このような広帯域変調PLLは、たとえば、ポラー変調システム等

の変調システム、携帯通信端末や無線基地局等の無線通信装置等に適用可能であり、変調精度が向上した変調システムや無線通信装置等を提供することができる。

(第2の実施形態)

- 5 図7は、本発明の第2の実施形態を説明するための広帯域変調PLLを示す概略構成図である。同図において、第1の実施形態で説明した図1と重複する部分には同一の符号を付す。

図7に示すように、第2の実施形態の広帯域変調PLLは、RF変調信号124を復調する復調器701を備え、遅延制御部110は、復調器701の出力に
10 基づいてタイミング誤差を検出し、制御回路111および112に対して制御信号を出力することでタイミング誤差を補正する。

このような第2の実施形態の広帯域変調PLLによれば、PLLにおいて異なる2点に、互いに逆位相の信号を入力してタイミング誤差を検出し、この誤差を補正するようにタイミングを設定することで、変調精度を向上させることができる。
15 また、このような広帯域変調PLLは、たとえば、ポラー変調システム等の変調システム、携帯通信端末や無線基地局等の無線通信装置等に適用可能であり、変調精度が向上した変調システムや無線通信装置等を提供することができる。

また、本実施形態の広帯域PLLを無線通信装置に適用した場合、復調器701以外の構成を無線通信装置の送信系に備え、復調器701を受信系に設けられ
20 た復調器と共用すれば、送信系に誤差検出用のA/D変換器が不要となるため、無線通信装置の回路規模を減少させ、小型および低コストで変調精度が良好な無線通信装置を提供することができる。

(第3の実施形態)

- 25 図8は、本発明の第3の実施形態を説明するための広帯域変調PLLを示す概略構成図である。同図において、第1の実施形態で説明した図1と重複する部分には同一の符号を付す。

図8に示すように、第3の実施形態の広帯域変調PLLは、RF変調信号124を復調する復調部811と振幅値を算出する算出部812を有する測定器80

1 と、測定器 801 が検出した振幅値に基づいて遅延回路 111 および 112 の設定値をソフトウェアを用いて設定する CPU 802 およびメモリ 803 とを備える。遅延回路 111 および 112

は、設定された設定値に基づいて出力時間が制御され、タイミング誤差が補正される。

このような第 3 の実施形態の広帯域変調 PLL によれば、PLL において異なる 2 点に、互いに逆位相の信号を入力してタイミング誤差を検出し、この誤差を補正するようにタイミングを設定することで、変調精度を向上させることができる。また、このような広帯域変調 PLL は、たとえば、ポラー変調システム等

10 の変調システム、携帯通信端末や無線基地局等の無線通信装置等に適用可能であり、変調精度が向上した変調システムや無線通信装置等を提供することができる。

また、測定器 801 を外部に設ける、すなわち、広帯域変調 PLL の製造時や、この広帯域変調 PLL を有する移動無線機や無線基地局等の無線通信装置の製造時等、タイミングを調整するときだけに広帯域 PLL に接続して振幅値を測定す

15 ることで、広帯域変調 PLL の内部に遅延制御回路を設けることが不要となるので、広帯域変調 PLL の回路規模を減少させ、小型および低コストで変調精度が良好な広帯域変調 PLL および無線通信装置等およびその調整方法を提供することができる。

20 (第 4 の実施形態)

図 9 は、本発明の第 4 の実施形態を説明するための広帯域変調 PLL を示す概略構成図である。同図において、第 3 の実施形態で説明した図 8 と重複する部分には同一の符号を付す。

図 9 に示すように、第 4 の実施形態の広帯域変調 PLL は、RF 変調信号 124 を復調する復調部 911 と EVM や位相誤差等の変調精度を示す値を検出する検出部 912 を有する測定器 901 を備え、測定器 901 が検出した変調精度を示す値に基づいて遅延回路 111 および 112 の設定値をソフトウェアを用いて設定する CPU 902 およびメモリ 903 とを備える。遅延回路 111 および 112 は、メモリ 903 に設定された設定値に基づいて出力時間が制御される。

このような第４の実施形態の広帯域変調PLLによれば、タイミング誤差を検出し、この誤差を補正するようにタイミングを設定することで、変調精度を向上させることができる。また、このような広帯域変調PLLは、たとえば、ポーラ一変調システム等の変調システム、携帯通信端末や無線基地局等の無線通信装置等に適用可能であり、変調精度が向上した変調システムや無線通信装置等を提供することができる。

また、測定器９０１を外部に設ける、すなわち、広帯域変調PLLの製造時や、この広帯域変調PLLを有する移動無線機や無線基地局等の無線通信装置の等、タイミングを調整するときだけに広帯域PLLに接続して変調精度を示す値を直接算出することで、広帯域変調PLLの内部に遅延制御回路およびインバータが不要となるので、広帯域変調PLLの回路規模を減少させ、低コストで小型な変調精度が良好な広帯域変調PLLおよび無線通信装置等およびその調整方法を提供することができる。

本発明を詳細にまた特定の実施様態を参照して説明したが、本発明の精神と範囲を逸脱することなく様々な変更や修正を加えることができることは当業者にとって明らかである。

本出願は、2003年８月２２日出願の日本特許出願No.2003-298856に基づくものであり、その内容はここに参照として取り込まれる。

<産業上の利用可能性>

本発明の広帯域変調PLLおよびそのタイミング誤差補正方法は、タイミング誤差を検出することによりタイミングを制御して変調精度を向上させる効果を有し、変調システムや、携帯通信端末や無線基地局等の無線通信装置等に有用である。

請 求 の 範 囲

1. 電圧制御発振器と、前記電圧制御発振器の出力信号を分周する分周器と、
前記分周器の出力と基準信号とを比較する位相比較器と、前記位相比較器の出力
5 を平均化するループフィルタとを含むPLL部と、
入力された変調データに基づき、前記PLL部の第1の位置に第1の変調信号
を入力する第1の変調入力部と、
前記変調データに基づき、前記PLL部の前記第1の位置とは異なる第2の位
置に第2の変調信号を入力する第2の変調入力部と、
10 を備え、
前記PLL部の第1の位置に入力された前記第1の変調信号は、前記第2の位
置において、前記第2の変調信号と加算され、
前記第1の変調信号と前記第2の変調信号との変調タイミングを調整するた
めの変調タイミング調整時には、前記第1および前記第2の変調入力部のい
15 ずれか一方は前記変調データの位相を逆位相にして前記PLL部に前記変調信号を入力
するものである広帯域変調PLL。
2. 請求の範囲第1項に記載の広帯域変調PLLであって、前記第1の変調
部および前記第2の変調部のいずれか一方は、前記変調データの位相を逆位相に
20 するインバータを有する広帯域変調PLL。
3. 請求の範囲第1項または第2項に記載の広帯域変調PLLであって、前
記第1の変調部および前記第2の変調部の少なくとも一方は、前記変調信号の出
力タイミングを調整する遅延回路を有する広帯域変調PLL。
25
4. 請求の範囲第1項ないし第3項のいずれか一項記載の広帯域変調PLL
Lであって、前記第1の変調入力部は、前記第1の変調信号として前記分周器の
分周比を生成して前記分周器に出力し、前記第2の変調入力部は前記電圧制御発
振器の入力側に第2の変調信号を出力するものである、広帯域変調PLL。

5. 請求の範囲第1項ないし第4項のいずれか一項記載の広帯域変調PLLであって、前記第1の変調信号と前記第2の変調信号との変調タイミングを調整するための変調タイミング制御信号を生成するタイミング制御部を更に備えた広帯域変調PLL。

5

6. 請求の範囲第5項に記載の広帯域変調PLLであって、前記タイミング制御部は、前記電圧制御発振器の入力信号に基づいて前記変調タイミング制御信号を生成するものである広帯域変調PLL。

10

7. 請求の範囲第5項に記載の広帯域変調PLLであって、前記タイミング制御部は、前記電圧制御発振器の出力信号に基づいて、前記変調タイミング制御信号を生成するものである広帯域変調PLL。

15

8. 請求の範囲第5項に記載の広帯域変調PLLであって、
前記PLL部の出力信号を復調して振幅値を算出する測定器と、
前記測定部が求めた振幅値に基づいてタイミング誤差を算出する演算部と、
前記タイミング誤差に基づいて求められる前記第1の変調入力部および前記第2の変調入力部の少なくとも一方のタイミングを制御するタイミング設定値を記憶する記憶部と、

20

を更に備え、

前記第1の変調入力部および前記第2の変調入力部は、前記記憶部に設定された設定値に基づいて前記変調タイミングを制御するものである広帯域変調PLL。

25

9. 請求の範囲第1項ないし第8項のいずれか一項記載の広帯域変調PLLを備えた変調システム。

10. 請求の範囲第1項ないし第8項のいずれか一項記載の広帯域変調PLLを備えた無線通信装置。

1 1. 請求の範囲第 1 項ないし第 4 項のいずれか一項記載の広帯域変調 PLL と、

前記広帯域変調 PLL の出力信号を復調して振幅値を算出する測定部と、
を備え、

5 前記広帯域変調 PLL は、

前記測定部が求めた振幅値に基づいて前記第 1 の変調信号と前記第 2 の変調信号とのタイミング誤差を算出する演算部と、

前記タイミング誤差に基づいて求められる前記第 1 の変調入力部および前記第 2 の変調入力部の少なくとも一方の変調タイミングを制御するタイミング設定値

10 を記憶する記憶部と、

を有する広帯域変調 PLL のタイミング誤差補正システム。

1 2. 広帯域変調 PLL と、

15 前記広帯域変調 PLL の出力信号を復調して、変調精度を示す値を検出する測定部と、

前記 PLL 部の出力信号を復調して振幅値を算出する測定器と、
を備え、

前記広帯域変調 PLL は、

20 電圧制御発振器と、前記電圧制御発振器の出力信号を分周する分周器と、前記分周器の出力と基準信号とを比較する位相比較器と、前記位相比較器の出力を平均化するループフィルタとを含む PLL 部と、

入力された変調データに基づき、前記 PLL 部の第 1 の位置に第 1 の変調信号を入力する第 1 の変調入力部と、

25 前記変調データに基づき、前記 PLL 部の前記第 1 の位置とは異なる第 2 の位置に第 2 の変調信号を入力する第 2 の変調入力部と、

前記測定器が求めた振幅値に基づいてタイミング誤差を算出する演算部と、

前記タイミング誤差に基づいて求められる前記第 1 の変調入力部および前記第 2 の変調入力部の少なくとも一方の出力時間を制御して変調タイミングを調整するタイミング設定値を記憶する記憶部と、

を有し、

前記第 1 の変調入力部および前記第 2 の変調入力部は、前記記憶部に設定された前期タイミング設定値に基づいてタイミング誤差が補正されるように制御されるものである、広帯域変調 PLL のタイミング誤差補正システム。

5

1 3. 広帯域変調 PLL におけるタイミング誤差補正方法であって、
PLL の異なる 2 点に対して、互いに逆位相の変調データを入力するステップと、

前記変調データに基づいた変調信号を加算するステップと、

10 前記加算された変調信号に基づいて、各々の前記変調信号間のタイミング誤差を検出するステップと、

前記検出されたタイミング誤差に基づいて前記 PLL に入力する 2 点変調のうち少なくとも一方の出力タイミングを補正するステップと、
を備えた広帯域変調 PLL におけるタイミング誤差補正方法。

15

1 4. PLL の異なる 2 点に変調を加える広帯域変調 PLL を備えた無線通信装置の変調タイミング調整方法であって、

前記広帯域変調 PLL の変調タイミングを設定するステップを備え、

前記変調タイミング設定ステップは、

20 PLL の異なる 2 点に対して、互いに逆位相の変調データを入力するステップと、

前記変調データに基づいて前記広帯域変調 PLL の変調信号を出力するステップと、

前記広帯域変調 PLL の変調信号を復調して振幅値を求めるステップと、

25 前記振幅値に基づいて、各々の前記変調信号間のタイミング誤差を検出して、
前記広帯域変調 PLL に設けられた記憶部にタイミング設定値を設定するステップと、

前記設定されたタイミング設定値に基づいて、前記 PLL に入力する 2 点変調のうち少なくとも一方のタイミングを補正するステップと、

を有する無線通信装置の調整方法。

15. PLLの異なる2点に変調を加える広帯域変調PLLを備えた無線通信装置の調整方法であって、

- 5 前記広帯域変調PLLの変調タイミングを設定するステップを備え、
前記変調タイミング設定ステップは、PLLの異なる2点に対して変調データを入力するステップと、
前記変調データに基づいて前記広帯域変調PLLの変調信号を出力するステップと、
- 10 前記広帯域変調PLLの変調信号を復調して変調度を示す値を検出するステップと、
前記変調精度を示す値に基づいて、各々の前記変調信号間のタイミング誤差を検出して、前記広帯域変調PLLに設けられた記憶部にタイミング設定値を設定するステップと、
- 15 前記設定されたタイミング設定値に基づいて、前記PLLに入力する2点変調のうち少なくとも一方のタイミングを補正するステップと、
を有する無線通信装置の調整方法。

図 1




図 2




図 3




図 4




図 5




図 6




図 7




図 8




図 9





圖 10



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2004/011506

A. CLASSIFICATION OF SUBJECT MATTER
Int.Cl⁷ H03C3/00, H03L7/18

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
Int.Cl⁷ H03C3/00, H03L7/18

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched
Jitsuyo Shinan Koho 1922-1996 Toroku Jitsuyo Shinan Koho 1994-2004
Kokai Jitsuyo Shinan Koho 1971-2004 Jitsuyo Shinan Toroku Koho 1996-2004

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 11-4201 A (Oki Electric Industry Co., Ltd.), 06 January, 1999 (06.01.99), (Family: none)	1-15
A	JP 1-282908 A (Marconi Instruments Ltd.), 14 November, 1989 (14.11.89), & EP 322139 A & GB 2214012 A & US 4870384 A & DE 3850075 G	1-15
A	JP 11-503888 A (Sierra Wireless Inc.), 30 March, 1999 (30.03.99), & US 5515013 A & WO 9633553 A1 & AU 9653291 A	1-15

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"A" document defining the general state of the art which is not considered to be of particular relevance	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"E" earlier application or patent but published on or after the international filing date	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"&" document member of the same patent family
"O" document referring to an oral disclosure, use, exhibition or other means	
"P" document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search
09 November, 2004 (09.11.04)

Date of mailing of the international search report
30 November, 2004 (30.11.04)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2004/011506

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 7-30332 A (Nippon Denki Musen Denshi Kabushiki Kaisha), 31 January, 1995 (31.01.95), (Family: none)	1-15

A. 発明の属する分野の分類 (国際特許分類 (IPC))
Int. Cl⁷ H03C3/00 H03L7/18

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))
Int. Cl⁷ H03C3/00 H03L7/18

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報 1922-1996年
日本国公開実用新案公報 1971-2004年
日本国登録実用新案公報 1994-2004年
日本国実用新案登録公報 1996-2004年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	JP 11-4201 A (沖電気工業株式会社) 1999. 01. 06 (ファミリーなし)	1-15
A	JP 1-282908 A (マルコーニ インストルメンツ リ ミテッド) 1989. 11. 14 & EP 322139 A & GB 2214012 A & US 4870384 A & DE 3850075 G	1-15

☒ C欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」 特に関連のある文献ではなく、一般的技術水準を示すもの
「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
「O」 口頭による開示、使用、展示等に言及する文献
「P」 国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」 同一パテントファミリー文献

国際調査を完了した日
09. 11. 2004

国際調査報告の発送日 30.11.2004

国際調査機関の名称及びあて先
日本国特許庁 (ISA/JP)
郵便番号100-8915
東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)
佐藤 敬介

5W 9196

電話番号 03-3581-1101 内線 3574

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	JP 11-503888 A (シエラ ワイヤレス インコーポ レイテッド) 1999. 03. 30 & US 5515013 A & WO 9633553 A1 & AU 9653291 A	1-15
A	JP 7-30332 A (日本電気無線電子株式会社) 1995. 01. 31 (ファミリーなし)	1-15